다이오드 클리퍼 회로 - 결과보고서(04.09)

1. 실험 목표
 클리퍼 회로 구현

2. 실험 방법
 실험 기기 및 부품 : 

 

1) 신호발생기 OUTPUT에 BNC-악어클립 케이블을 연결하고, 오실로스코프 CH1에 프로브를 연결하여 신호발생
기에서 파형이 정상적으로 생성되는지 확인(f=60Hz, Vm=10V)

2) 직류전원공급기의 -단자와 GND 단자를 리드선을 통해 연결시키고 바나나잭을 통해 회로에 3V 인가
3) 신호발생기를 정현파 출력으로 설정하고 𝑉𝑖𝑛 = 10sin (60 × 2𝜋𝑡)를 발생시켜 그림 3-19 (a)의 회로를 설계

4) 오실로스코프 채널 1과 채널 2를 각각 𝑉𝑖𝑛과 𝑉𝑜𝑢𝑡에 할당하여 입력 및 출력
파형을 측정하여 그래프로 도시
5) 다이오드와 3V 방향(극성)을 변경하여 그림 3-19 (b)의 회로를 설계한 뒤
4)~5)와 동일한 방식으로 실험 수행

3. 정리 및 고찰
 실험방법 1) 신호발생기에서 생성된 파형

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

그림 3-19 (a) 양의 클리퍼

 

양의 클리퍼는 양의 반주기 동안에 

신호 전압을 제한하거나 잘라내는 회로다.
𝑉𝑖𝑛 ≥ 𝑉𝐵𝐼𝐴𝑆 + 0.7의 조건을 만족하여 

순방향 다이오드로 ON 상태가 되어
𝑉𝑜𝑢𝑡 = 3 + 0.7 = 3.7𝑉이다. 

따라서 입력 신호의 양의 반주기에서 3.7V 이상이 잘려 출력 파형에 나타났다.

 

 

 

 

 

 

 

 

 

그림 3-19 (b) 음의 클리퍼

 

음의 클리퍼는 음의 반주기 동안에
신호전압을 제한하거나 잘라내는 회로다.
𝑉𝑖𝑛 ≤ 𝑉𝐵𝐼𝐴𝑆 − 0.7의 조건을 만족하여
순방향 다이오드로 ON 상태가 되어
𝑉𝑜𝑢𝑡 = −3 − 0.7 = −3.7𝑉이다. 

따라서 입력 신호의 양의 반주기에서

-3.7V 이하가 잘려 출력 파형에 나타났다.

 

 

 

 

 

 

 

 

이번 실험은 다이오드 클리퍼 회로의 입력파형과 출력파형의 관계를 관찰하여 그 기능을 실험적으로 확인해보는 것이었다.
클리퍼 회로는 입력 신호의 전압을 일정한 레벨 위 또는 아래로 잘라내는 회로이며 이를 통해 출력 파형의 일부가 제한되는 특성을 가진다.
사전 보고서를 준비할 때 PSpice 시뮬레이션을 통해 예측한 출력 파형과 실제 실험 결과가 유사하게 나타나는 것을 확인할 수 있었다. 
회로 제작과 실험 과정에서는 몇 가지 어려움이 있었다. 출력 파형이 예상과 달라 그 원인을 파악하는데 시간이 소요되었다. 오실로스코프 프로브가 10X로 설정으로 되어 있었던 점을 뒤늦게 발견하여 이를 1X로 조정한 후에야 정확한 출
력 파형을 확인할 수 있었다.
이번 실험을 통해 회로 구성 이전에 측정 장비 설정까지 포함한 전체 실험 계획을 보다 철저히 준비해야 한다는 것을 느꼈다. 비슷한 실수가 반복되지 않도록 실험 전 기본적인 점검을 습관화할 필요성을 느꼈다.