hanbye01 님의 블로그

1. 실험 목표
- JFET의 자기 바이어스 회로의 동작 원리 이해

2. 실험 방법
실험 기기 및 부품 :

1) 위의 그림과 같은 회로를 구성.

3. 정리 및 고찰

>> Vgs = [-0.870 -1.115 -1.385]'
Vgs =
 
  -0.8700
  -1.1150
  -1.3850
 
>> Id = 10^-3*[1.695 1.2 0.76]'
Id =
 
   1.6950e-03
   1.2000e-03
   7.6000e-04
 
>> Vgs_squre = Vgs.^2;
>> A = [ones(size(Vgs)) Vgs Vgs_squre]
A =
 
   1.0000  -0.8700   0.7569
   1.0000  -1.1150   1.2432
   1.0000  -1.3850   1.9182
 
>> B=Id;
>> X=inv(A'*A)*A'*B;
>> Idss=X(1)
Idss = 4.1888e-03
>> Vgs_off = -2*X(1)/X(2)
Vgs_off = -2.3755

1. 실험 목표
- JFET의 동작 원리 및 특성 이해
- 전압-전류 관계를 실험적으로 측정하여 드레인 특성곡선과 전달특성곡선 결정

2. 실험 방법
실험 기기 및 부품 :

1) 그림 1의 회로를 구성.
멀티미터를 통해 게이트측, 드레인측 가변저항을 50kΩ으로 설정.

     표 2를 완성

3. 정리 및 고찰

이번 실험을 통해 JFET의 작동 원리를 이해할 수 있었고 드레인 특성곡선군과 JFET의 전달특성곡선을 직접 만들어 볼 수 있었다. 또 JFET와 관련된 개념을 확인하였다.

접합 전계효과 트랜지스터(JFET)는 게이트의 역방향 바이어스 전압의 크기에 따라 채널폭을 제어하는 전압제어형 소자로 n채널 JFET의 경우 n형 반도체의 양쪽으로 2개의 p형 반도체를 확산시켜 게이트(G), 소스(S), 드레인(D)이라 불리는 3개의 단자로 구성되어 있다.ㅇ

1.    실험 목표
1) DC 모터Spec.확인및BJT 전류세팅                    

2) DC 모터동작확인                                                     

3) 아두이노기반GPIO on/off 확인

2.    실험 방법

실험 기기 및 부품 :

3.정리 및 고찰

1.    실험 목표
계측을 통한 Vce-Ic 그래프 그리기

2.    실험 방법

3. 정리 및 고찰
이번 실험을 통해 BJT 트랜지스터의 Vce-Ic 특성 곡선을 관찰하고, Ib를 변화시켰을 때의 동작 특성을 비교하였다.
실험은 베이스 전류 Ib를 각각 100μA와 200μA로 설정하여 두 가지 조건에서 진행되었다.
케이스 1에서는 Vce가 0.2V 이상일 때부터 Ic가 급격히 증가했고, 이후 포화 영역에 도달하며 Ic가 점차 일정해졌다. 최대 Ic는 0.0767A로, 증폭률 β는 약 767로 계산되었다. 케이스 2에서는 베이스 전류가 증가함에 따라 Ic도 더 빠르게 증가했고, 최대 Ic는 0.1372A로 측정되었으며, β는 약 686로 나타났다.

VCC(0~)를 바꿔가며 트랜지스터 측정

1. 실험 목표

OP-AMP 비반전/반전 증폭기 구현 

2. 실험 방법 

실험 기기 및 부품 : 

3. 실험 결과

반전 증폭기 공식 ACL = -Rf / Ri

반전 증폭기 회로에서, 입력 저항 Ri를 고정하고 피드백 저항 Rf의 값을 변화시키며 출력 전압의 변화와 이득 특성을 관찰하는 실험이었다.

입력으로는 신호 발생기를 이용하여 주파수 1Hz의 정현파를 vin 단자에 인가하였고, 입력 저항 Ri는 4.7kΩ으로 고정하였다. 피드백 저항 Rf는 각각 4.7kΩ, 10kΩ, 20kΩ으로 설정하여 출력 파형을 측정하였다.

Rf = 4.7kΩ → ACL = -1

Rf = 10kΩ → ACL ≈ -2.13

Rf = 20kΩ → ACL ≈ -4.26

이번 실험은 반전 증폭기 회로에서 저항값(Rf)을 바꿔가면서 출력이 어떻게 달라지는지 보는 실험이었다. 처음엔 그냥 숫자만 바꾸는 줄 알았는데, 막상 출력 파형을 보니까 Rf가 커질수록 출력 전압이 더 커지는 게 눈에 보이니까 좀 신기했다. 그리고 출력이 항상 입력이랑 반대 방향으로 나오는 것도 이론이랑 똑같았다.이득이 커질수록 출력이 커지는 건 당연하긴 한데, 너무 커지면 출력이 잘리거나 찌그러질 수도 있다고 해서, 실제 회로 만들 땐 그냥 무작정 이득만 키우면 안 되겠다는 생각도 들었다.

결론적으로, 이 실험은 단순히 공식만 외우는 게 아니라 진짜 회로에서 저항 하나 바꾸는 게 어떤 영향을 주는지 직접 느껴볼 수 있어서 의미 있었다. 나중에 증폭기 회로나 센서 회로 만들 때 이득 조절이 왜 중요한지도 감 잡을 수 있었다.

1. 실험 목표

R-C, R-L 저역통과필터 구현

2. 실험 방법

3. 정리 및 고찰 이번 실험에서는 RC 및 RL 저역통과 필터 회로를 구현하고, 두 개의 다른 주파 수를 가진 사인파 입력에 대한 출력 파형의 변화를 관찰함으로써 필터의 특성을 이해하는 것이 목표였다.

저역통과필터는 차단 주파수 이하의 주파수의 신호를 통과시키고, 차단 주파수보 다 높은 주파수는 걸러내는 필터이다. 고주파 잡신호를 걸러내어 저주파의 필요 한 신호만을 골라낼 때 많이 사용된다.

그림 (a) RC 저역통과필터

그림 (b) RL 저역통과필터

RL 저역통과필터 실험에서는 회로를 구성하고 입력 주파수 및 진폭을 조절해가며 출력 파형을 확인하려 하였으나, 오실로스코프 상에 정상적인 출력 파형이 나타나지 않았다.

신호발생기의 주파수와 진폭을 여러 차례 변경해 보았지만 이상 현상이 지속되어, 실험 진행이 어려운 상황이 되어 해당 실험은 교수님의 지시에 따라 생략되었으며, 추후 원인 분석 및 보완을 통해 다시 수행해볼 필요가 있다고 판단된다.

1. 실험 목표
 클리퍼 회로 구현

2. 실험 방법
 실험 기기 및 부품 : 

1) 신호발생기 OUTPUT에 BNC-악어클립 케이블을 연결하고, 오실로스코프 CH1에 프로브를 연결하여 신호발생
기에서 파형이 정상적으로 생성되는지 확인(f=60Hz, Vm=10V)

2) 직류전원공급기의 -단자와 GND 단자를 리드선을 통해 연결시키고 바나나잭을 통해 회로에 3V 인가
3) 신호발생기를 정현파 출력으로 설정하고 𝑉𝑖𝑛 = 10sin (60 × 2𝜋𝑡)를 발생시켜 그림 3-19 (a)의 회로를 설계

4) 오실로스코프 채널 1과 채널 2를 각각 𝑉𝑖𝑛과 𝑉𝑜𝑢𝑡에 할당하여 입력 및 출력
파형을 측정하여 그래프로 도시
5) 다이오드와 3V 방향(극성)을 변경하여 그림 3-19 (b)의 회로를 설계한 뒤
4)~5)와 동일한 방식으로 실험 수행

3. 정리 및 고찰
 실험방법 1) 신호발생기에서 생성된 파형

그림 3-19 (a) 양의 클리퍼

양의 클리퍼는 양의 반주기 동안에 

신호 전압을 제한하거나 잘라내는 회로다.
𝑉𝑖𝑛 ≥ 𝑉𝐵𝐼𝐴𝑆 + 0.7의 조건을 만족하여 

순방향 다이오드로 ON 상태가 되어
𝑉𝑜𝑢𝑡 = 3 + 0.7 = 3.7𝑉이다. 

따라서 입력 신호의 양의 반주기에서 3.7V 이상이 잘려 출력 파형에 나타났다.

그림 3-19 (b) 음의 클리퍼

음의 클리퍼는 음의 반주기 동안에
신호전압을 제한하거나 잘라내는 회로다.
𝑉𝑖𝑛 ≤ 𝑉𝐵𝐼𝐴𝑆 − 0.7의 조건을 만족하여
순방향 다이오드로 ON 상태가 되어
𝑉𝑜𝑢𝑡 = −3 − 0.7 = −3.7𝑉이다. 

따라서 입력 신호의 양의 반주기에서

-3.7V 이하가 잘려 출력 파형에 나타났다.

이번 실험은 다이오드 클리퍼 회로의 입력파형과 출력파형의 관계를 관찰하여 그 기능을 실험적으로 확인해보는 것이었다.
클리퍼 회로는 입력 신호의 전압을 일정한 레벨 위 또는 아래로 잘라내는 회로이며 이를 통해 출력 파형의 일부가 제한되는 특성을 가진다.
사전 보고서를 준비할 때 PSpice 시뮬레이션을 통해 예측한 출력 파형과 실제 실험 결과가 유사하게 나타나는 것을 확인할 수 있었다. 
회로 제작과 실험 과정에서는 몇 가지 어려움이 있었다. 출력 파형이 예상과 달라 그 원인을 파악하는데 시간이 소요되었다. 오실로스코프 프로브가 10X로 설정으로 되어 있었던 점을 뒤늦게 발견하여 이를 1X로 조정한 후에야 정확한 출
력 파형을 확인할 수 있었다.
이번 실험을 통해 회로 구성 이전에 측정 장비 설정까지 포함한 전체 실험 계획을 보다 철저히 준비해야 한다는 것을 느꼈다. 비슷한 실수가 반복되지 않도록 실험 전 기본적인 점검을 습관화할 필요성을 느꼈다.

1. 모의 실험 목표
  다이오드 클리퍼 회로의 입력파형과 출력 파형의 관계 관찰하여 그 기능을 실험 적으로 확인

2. 실험 방법

  시뮬레이션 조건 :

1) (a)그림의 회로 설계
2) property editor에서 시뮬레이션 조건 값으로 설정 (VOFF:0, VAMPL:14.1412, FREQ:60, Vdc:3, R:100,10k)
3) 입력 및 출력파형을 측정하여 그래 프로 도시하기 위해 전압 측정 마커를 𝑉𝑖𝑛과 𝑉𝑜𝑢𝑡에 할당
4) 𝜔=2𝜋𝑓 = 120𝜋이므로 𝑓 = 60𝐻𝑧. 𝑇 = 1/𝑓 ≈ 16.67𝑚𝑠이므로 5주기 정도 확인하 기 위해 Run to time을 100ms로 설정 후 RUN을 눌러 출력 파형을 확인

5) 그림(b) 회로로 바꾸어 설계 후 2) - 4) 실행

6) 마지막으로 다이오드와 Vdc가 2개씩 있는 c 회로로 바꾸어 2) - 4) 실행

3. 정리 및 고찰

 (a)양의 클리퍼 회로

Vin ≥ V_(BIAS) + 0.7의 조건을 만족하여 순방향 다이오드로 ON 상태가 되어 Vout = V_(BIAS) + 0.7이다. 따라서 입력 신호의 양의 반주기에서 3.7V 이상이 잘려 출력 파형에 나타났다

(b)음의 클리퍼 회로

(a)의 회로에서 다이오드의 방향을 반대로 바꾸어 음의 리미터 회로를 얻었다. 입력 신호의 음의 반주기에서 출력파형이 Vout = -VBIAS - 0.7 = - 3.7V 이하가 잘려 출 력 파형에 나타났다

(c)  양•음의 클리퍼 회로

양과 음의 특정 범위를 초과하는 신호 가 제거되었다

이번 실험을 통해 클리퍼 회로의 입력과 출력 파형 관계, 동작 원리를 확인할 수 있었다. PSpice 시뮬레이션을 이용해 입출력 파형을 분석했으며, 신호 전압이 일정 레벨을 초과할 때 위쪽이나 아래쪽을 잘라내는 역할을 한다는 점을 확인했다.

실험 결과 이론적으로 예상한 대로 회로가 동작했으며, 특히 양의 클리퍼와 음의 클리퍼의 차이를 명확히 이해할 수 있었다. 양의 클리퍼는 양의 반주기에서 신호를 제한하거나 제거하고, 음의 클리퍼는 음의 반주기에서 같은 역할을 한다. 또 기준 전압을 설정하면 클리핑 전압을 조절할 수 있음을 알았다.

1. 실험 목표
  1) 전파정류기 구현 + 오실로스코프MATH 기능
  2) 전파정류기 + 커패시터 필터 구현

2. 실험 방법
  실험 장비 : 

1) 회로를 구성 (다이오드의 방향 주의) 
   함수발생기의 악어클립을 D3, D1 사이 D2,D4 사이에 연결
    오실로스코프 채널 1은 Vout (RL)양단에, 채널 2는 Vout - 단자와 D2, D4 사이에 연결

2) 파형 확인
3) math - 연산에서 팩터1 : CH1, 부호 : -, 팩터2 : CH2, 수직(div) : 0, 수직(V/div) : 1V로 맞춘 뒤 파형을 확인 (CH1, CH2 같은 전압 인가)

4) 100uF 커패시터를 추가하여 밑의 회로를 구성

5) 함수발생기 주파수를 1Hz, 10 Hz, 100 Hz로 
  바꾸며 각각 파형 측정

 3. 정리 및 고찰
실험 1
 

전파정류기 동작
오실로스코프 MATH 기능 활용MATH 기능을 이용하여 두 채널의 신호를 비교하였다. 입력과 출력 신호를 비교하여 정류 및 필터링 과정에서 전압 변화와 위상 차이를 보다 정확하게 분석할 수 있었다. 이를 통해 파형을 어떻게 감소시키는지, 전압 변동의 크기가 얼마나 줄어들었는지를 확인할 수 있었습니다.

필터링 전과 후의 두 신호를 합산하여, 커패시터가 적용된 후 파형이 어떻게 되었는지 한눈에 볼 수 있었다 

실험2

총 정리

이번 실험에서는 전파정류기에 대해 알아볼 수 있었고  그 변환 과정에서 발생하는 파형 변동을 분석했습니다. 오실로스코프의 MATH 기능을 활용해 커패시터 필터가 전파정류기 회로에서 파형을 관찰할 수 있었습니다. 실험을 통해 커패시터의 필터링 효과와 오실로스코프 MATH 기능을 활용한 신호 분석의 중요성을 깨달을 수 있었습니다. 이를 통해, 전자회로에서 안정적인 직류 전압을 얻는 방법과 신호 분석 기술의 필요성을 실습을 통해 이해할 수 있었습니다. 

* 예비 보고서는 ps pice를 통해서 모의 실험을 한 부분에 대해서 씀

1.    모의 실험 목표
전파정류회로와 커패시터 필터회로의 동작원리 실험적으로 확인
전파정류회로와 커패시터 필터회로의 출력파형 살펴보기

2.    실험 방법
시뮬레이션 조건 :

(1) PSPICE 실행 New Project를 선택하여 새로운 프로젝트를 시작
(2) 그림 2-13의 회로를 사진과 같이 구성
   Vsin을 배치하고 R과 변압기, 다이오드, 접지를 순차적으로 연결
   * 2KBP005M_3N253 - Libraries : DIODE_FULLBRIDGE
    XFRM_LINEAR - Libraries : ANALOG
(3) property editor에서 시뮬레이션 조건 값으로 설정(VAMOL-진폭, FREQ-주파수)
(4) 책의 내용과 같은 결과를 보기위해 4.5주기로 Run to time을 75ms로 설정 후 RUN을 눌러 출력 파형을 확인

(5) 그림 2-15의 회로로 바꾸어 (1) - (3) 실행
(6) τ = R×C = 100u×2k = 200m이니 Run to time을 100ms로 설정 후 출력 파형 확인

3.    정리 및 고찰
그림 2-13

결과 전파브리지 정류회로의 동작을 PSPICE를 통해 정확히 시뮬레이션할 수 있었다

양의 반주기 동작에서 D1, D2, RDL 폐회로가 형성되고, 음의 반주기 동작에서는 D3, D4, RL로 구성된 폐회로가 형성되어 RL에 변압기 2차측 전압과 동일한 크기의 전압이 나타나는 것을 확인 할 수 있었다.

이를 통해 RL에 동일한 전압이 나타나는 것을 실험적으로 증명 할 수 있었고 원리를 실험을 통해 복습할 수 있었다

그림 2-15

커패시터 충전 구간에서는 1/4주기 간 다이오드는 순방향 바이어스, 방전 구간에서는 천천히 방전되어 입력전압이 커패시터 전압과 같아지는 순간(재충전 구간) 재충전 되는 과정을 출력파형을 통해 확인 할 수 있었다

충전 구간에서는 다이오드가 순방향 바이어스를 받아 커패시터가 빠르게 충전되는 모습을 확인할 수 있었고, 방전 구간에서는 커패시터가 천천히 방전되며 입력 전압과 커패시터 전압이 일치할 때까지 재충전되는 모습을 관찰할 수 있었다.

이번 모의 실험을 통해 전파브리지 정류회로와 커패시터 필터회로의 동작을 명확히 이해할 수 있었고 PSPICE를 이용해 모의실험하여 이론과 PSPICE 파형이 일치하는지 비교하며 동작 원리를 더욱 이해할 수 있었다